### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-099255

(43) Date of publication of application: 11.04.1995

(51)Int.CI.

H01L 21/8244 H01L 21/3205 H01L 27/11

(21)Application number: 05-232155

(71)Applicant: HITACHI LTD

(22)Date of filing:

20.09.1993

(72)Inventor: SATO KAZUE

**WATANABE TOKUO** 

(30)Priority

Priority number: 05143162


Priority date: 15.06.1993

Priority country: JP

### (54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

### (57)Abstract:

PURPOSE: To provide a technology, which makes compatible both the high- integration of the memory cell of an SRAM and the securing of operation reliability. CONSTITUTION: Gate electrodes 7, 8 and 9, a power supply voltage line 10, a reference voltage line 13, local wirings L1 and L2 and complementary data lines (the first data line D1 and the second data line D2), which constitute the conducting layers of the memory cell of an SRAM are formed as the different conducting layers, respectively. The local wirings L1 and L2 and the reference voltage line 13 beneath the wirings are arranged so as to cross each other. A capacitor is formed at the crossing region.



### **LEGAL STATUS**

[Date of request for examination]

18.09.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平7-99255


(43)公開日 平成7年(1995) 4月11日

技術表示箇所 F I 庁内整理番号 識別記号 (51) Int. Cl. 6 HO1L 21/8244 21/3205 381 H01L 27/10 27/11 7210-4M 審査請求 未請求 請求項の数11 〇L (全21頁) (71)出願人 000005108 株式会社日立製作所 特願平5-232155 東京都千代田区神田駿河台四丁目6番地 (21)出願番号 平成5年(1993)9月20日 (72)発明者 佐藤 和重 東京都青梅市今井2326番地 株式会社 (22)出願日 日立製作所デバイス開発センタ内 (31)優先権主張番号 特願平5-143162 平5 (1993) 6月15日 (72)発明者 渡辺 篤雄 東京都青梅市今井2326番地 株式会社 (32)優先日 日本(JP) 日立製作所デバイス開発センタ内 (33)優先権主張国 (74)代理人 弁理士 简井 大和

## (54) 【発明の名称】半導体集積回路装置

【目的】: SRAMのメモリセルの高集積化と動作信頼 (57)【要約】 性の確保とを両立させる技術を提供する。

【構成】 SRAMのメモリセルの導電層を構成するゲ 一卜電極7, 8, 9、電源電圧線10、基準電圧線1 3、局所配線 $L_{1}$ ,  $L_{1}$  および相補性データ線(第1デー 夕線 D, および第 2 データ線 D,) のそれぞれを異なる導 電層に形成する。また、局所配線し,,し. とその下層の 基準電圧線13とを互いに交差するように配置し、この 交差領域に容量(Cs)を形成する。



7,8,9: ゲート電極 10: 電源電圧線 13: 基準電圧線 L<sub>1</sub>, L<sub>2</sub>: 局所配線

20

40

1

### 【特許請求の範囲】

【請求項1】 駆動用MISFETおよび負荷用MIS FETからなる一対のCMOSインパータで構成された フリップフロップ回路と、前記フリップフロップ回路の 一対の入出力端子に接続される一対の転送用MISFE Tとでメモリセルを構成したSRAMを有する半導体集 積回路装置であって、半導体基板の主面上に形成した第 1 導電膜で駆動用MISFET、負荷用MISFETお よび転送用MISFETのそれぞれのゲート電極を構成 し、前記第1導電膜の上層に形成した第2導電膜で前記 負荷用MISFETのソース領域に接続される電源電圧 線を構成し、前記第2導電膜の上層に形成した第3導電 膜で前記駆動用MISFETのソース領域に接続される 基準電圧線を構成し、前記第3導電膜の上層に形成した 第4導電膜で前記一対のCMOSインバータの相互の入 出力端子間を接続する一対の局所配線を構成し、前記基 準電圧線と前記一対の局所配線とを互いに交差するよう に配置したことを特徴とする半導体集積回路装置。

【請求項2】 前記基準電圧線と前記一対の局所配線との間の絶縁膜を窒化シリコン膜で構成したことを特徴とする請求項1記載の半導体集積回路装置。

【請求項3】 前記基準電圧線を、メモリセルのほぼ全域を覆うように配置したことを特徴とする請求項1記載の半導体集積回路装置。

【請求項4】 SOI基板上にSRAMを形成したことを特徴とする請求項1記載の半導体集積回路装置。

【請求項5】 駆動用MISFETおよび負荷用MIS FETからなる一対のCMOSインバータで構成された フリップフロップ回路と、前記フリップフロップ回路の 一対の入出力端子に接続される一対の転送用MISFE Tとでメモリセルを構成したSRAMを有する半導体集 積回路装置であって、半導体基板の主面上に形成した第 1 導電膜で駆動用MISFET、負荷用MISFETお よび転送用MISFETのそれぞれのゲート電極を構成 し、前記第1導電膜の上層に形成した第2導電膜で前記 駆動用MISFETのソース領域に接続される基準電圧 線を構成し、前記第2導電膜の上層に形成した第3導電 膜で前記負荷用MISFETのソース領域に接続される 電源電圧線を構成し、前記第3導電膜の上層に形成した 第4導電膜で前記一対のCMOSインバータの相互の入 出力端子間を接続する一対の局所配線を構成し、前記電 源電圧線と前記一対の局所配線とを互いに交差するよう に配置したことを特徴とする半導体集積回路装置。

【請求項6】 前記電源電圧線と前記一対の局所配線との間の絶縁膜を窒化シリコン膜で構成したことを特徴とする請求項5記載の半導体集積回路装置。

【請求項7】 駆動用MISFETおよび負荷用MISFETからなる一対のCMOSインバータで構成されたフリップフロップ回路と、前記フリップフロップ回路の一対の入出力端子に接続される一対の転送用MISFE 50

Tとでメモリセルを構成したSRAMを有する半導体集積回路装置であって、半導体基板の主面上に形成した第1導電膜で駆動用MISFET、負荷用MISFETおよび転送用MISFETのそれぞれのゲート電極を構成し、前記第1導電膜の上層に形成した第2導電膜で電調を構成し、前記第2導電膜の上層に形成した第3端電膜で前記一対のCMOSインパータの相互の入出力等電膜で前記一対の局所配線を構成し、前記第3端電圧のソース領域に接続される電膜で前記負荷用MISFETのソース領域に接続される電源電圧線を構成し、前記第3時間に形成した第4導電膜で前記負荷用MISFETのソース領域に接続される電源電圧線を構成し、前記第2時間に要に重要を開発したの場合が開発を関連に表した。1000円の場合に表した第4時間に表したことを特徴とする半導体集積回路装置。

【請求項8】 駆動用MISFETおよび負荷用MIS FETからなる一対のCMOSインバータで構成された フリップフロップ回路と、前記フリップフロップ回路の 一対の入出力端子に接続される一対の転送用MISFE Tとでメモリセルを構成したSRAMを有する半導体集 積回路装置であって、半導体基板の主面上に形成した第 1導電膜で駆動用MISFET、負荷用MISFETお よび転送用MISFETのそれぞれのゲート電極を構成 し、前記第1導電膜の上層に形成した第2導電膜で前記 負荷用MISFETのソース領域に接続される電源電圧 線を構成し、前記第2導電膜の上層に形成した第3導電 膜で前記一対のCMOSインバータの相互の入出力端子 間を接続する一対の局所配線を構成し、前記第3導電膜 の上層に形成した第4導電膜で前記駆動用MISFET のソース領域に接続される基準電圧線を構成し、前記電 源電圧線と前記一対の局所配線および前記基準電圧線と 前記一対の局所配線のそれぞれを互いに交差するように 配置したことを特徴とする半導体集積回路装置。

【請求項9】 駆動用MISFETおよび負荷用MIS FETからなる一対のCMOSインバータで構成された フリップフロップ回路と、前記フリップフロップ回路の 一対の入出力端子に接続される一対の転送用MISFE Tとでメモリセルを構成したSRAMを有する半導体集 積回路装置であって、半導体基板の主面上に形成した第 1 導電膜で駆動用MISFET、負荷用MISFETお よび転送用MISFETのそれぞれのゲート電極を構成 し、前記第1導電膜の上層に形成した第2導電膜で前記 駆動用MISFETのソース領域に接続される基準電圧 線を構成し、前記第2導電膜の上層に形成した第3導電 膜で前記一対のCMOSインバータの相互の入出力端子 間を接続する一対の局所配線を構成し、前記第3導電膜 の上層に形成した第4導電膜で前記負荷用MISFET のソース領域に接続される電源電圧線を構成し、前記基 準電圧線と前記一対の局所配線とを互いに交差するよう に配置したことを特徴とする半導体集積回路装置。

【請求項10】 駆動用MISFETおよび負荷用MI

SFETからなる一対のCMOSインパータで構成され たフリップフロップ回路と、前記フリップフロップ回路 の一対の入出力端子に接続される一対の転送用MISF ETとでメモリセルを構成したSRAMを有する半導体 集積回路装置であって、半導体基板の主面上に形成した 第1 導電膜で駆動用MISFETおよび負荷用MISF ETのそれぞれのゲート電極を構成し、前記駆動用MI SFETおよび負荷用MISFETのそれぞれのソース 領域、ドレイン領域を前記半導体基板の主面に形成し、 前記第1導電膜より上の層に形成した第2導電膜で前記 10 駆動用MISFETのソース領域に接続される基準電圧 線を構成し、前記第1導電膜より上の層に形成した第3 導電膜で前記駆動用MISFETのドレイン領域と前記 負荷用MISFETのドレイン領域とを接続する一対の 局所配線を構成し、前記第1導電膜より上の層に形成し た第4導電膜で前記負荷用MISFETのソース領域に 接続される電源電圧線を構成し、前記第1、第2および 第3導電膜を層間絶縁膜を介して互いに別層に形成し、 前記基準電圧線と前記一対の局所配線および前記電源電 圧線と前記一対の局所配線のそれぞれを互いに交差する 20 れる。 ように配置したことを特徴とする半導体集積回路装置。 【請求項11】 請求項1~請求項10のいずれか1項 に記載の半導体集積回路装置であって、前記駆動用MI SFETと前記負荷用MISFETの分離領域の対角線 上のフィールド絶縁膜を後退させ、前記第1導電膜で構

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体集積回路装置に 30 関し、特に、SRAM(Static Random Access Memory) を有する半導体集積回路装置に適用して有効な技術に関 する.

成されたゲート電極と前記半導体基板との間にゲート容

量を形成したことを特徴とする半導体集積回路装置。

### [0002]

【従来の技術】半導体記憶装置としてのSRAMは、相 補性データ線とワード線との交差部にフリップフロップ 回路と2個の転送用MISFET (Metal Insulator Sem iconductor Field Effect Transistor) とで構成された メモリセルを備えている。

【0003】上記メモリセルのフリップフロップ回路 は、情報蓄積部として構成され、1ビットの情報を記憶 する。このフリップフロップ回路は、一例として一対の CMOSインバータで構成される。CMOSインバータ のそれぞれは、nチャネル型の駆動用MISFETとp チャネル型の負荷用MISFETとで構成される。ま た、転送用MISFETはnチャネル型で構成される。 【0004】上記のような6個のMISFETで構成さ れたSRAMのメモリセルの等価回路図を図36に示 す。

(INV<sub>1</sub>)は、駆動用MISFETQd<sub>1</sub> と負荷用MI SFETQp、とで構成され、他方のCMOSインバー タ (INV:)は、駆動用MISFETQd: と負荷用M ISFETQp、とで構成される。この一対のCMOS インパータ (INV<sub>1</sub>, INV<sub>2</sub>)の相互の入出力端子間 は、一対の配線(以下、局所配線という) L,,L, を介 して交差結合し、フリップフロップ回路を構成する。フ リップフロップ回路の一端は電源電圧(Vcc)に接続さ れ、他端は基準電圧(Vss)に接続される。

【0006】上記回路の動作を説明すると、一方のCM OSインバータ (INV<sub>1</sub>)の出力ノード (A) が高電位 ("H") であるときは、駆動用MISFETQd, が ONになるので、他方のCMOSインバータ (INV,) の出力ノード(B)が低電位("L")になる。従っ て、駆動用MISFETQd、がOFFになり、出力ノ ード(A)の高電位("H")が保持される。すなわ ち、一対のCMOSインバータ (INV,,INV,)を交 差接合させたラッチ回路によって相互のノードの状態が 保持され、電源電圧が印加されている間、情報が保存さ

【0007】転送用MISFETQt,のソース領域、 ドレイン領域の一方は上記フリップフロップ回路の一方 (CMOSインバータ(INV<sub>1</sub>)) の入出力端子に接続 され、他方は相補性データ線の一方(第1データ線D<sub>1</sub>) に接続される。転送用MISFETQt, のソース領 域、ドレイン領域の一方はフリップフロップ回路の他方 (СМОЅインバータ(INV:)) の入出力端子に接続 され、他方は相補性データ線の他方 (第2データ線 D,) に接続される。

【0008】上記2個の転送用MISFETQti,Qt ,のそれぞれのゲート電極にはワード線WLが接続さ れ、このワード線WLによって転送用MISFETQt 1,Qt. の導通、非導通が制御される。すなわち、ワー ド線WLが高電位("H")であるときは、転送用MI SFETQt<sub>1</sub>,Qt<sub>2</sub> がONになり、ラッチ回路と相補 性データ線とが電気的に接続されるので、ノード (A) とノード(B)の電位状態 ("H"または"L")が相 補性データ線に現れ、メモリセルの情報として読み出さ れる。また、これとは逆に相補性データ線の電位を強制 40 的にノード (A) とノード (B) に与えることもでき

【0009】図37は、上記等価回路図で示されるSR AMのメモリセルの平面構造(パターンレイアウト)の 1 例である。

【0010】メモリセルを構成する6個のMISFE T、すなわち転送用MISFETQt<sub>1</sub>,Qt<sub>2</sub>、駆動用 MISFETQd<sub>1</sub>,Qd<sub>2</sub> および負荷用MISFETQ p., Qp. のうち、転送用MISFETQt., Qt ,は、ワード線WLと一体に構成された共通のゲート電 【0005】図示のように、一方のCMOSインバータ 50 極50を有している。このゲート電極50(ワード線W

L)は、通常、多結晶シリコン膜(または多結晶シリコン膜と高融点金属シリサイド膜との積層膜であるポリサイド膜)で構成される。

【0011】フリップフロップ回路の一方のCMOSインバータ(INV」)を構成する駆動用MISFETQd および負荷用MISFETQp」は、共通のゲート電極51を有している。また、他方のCMOSインバータ (INV」)を構成する駆動用MISFETQd、および負荷用MISFETQp」は、共通のゲート電極52を有している。これらのゲート電極51、52と、前記転 10送用MISFETQt」、Qt、のゲート電極50(ワード線WL)とは、同一の工程で形成した同一の多結晶シリコン膜(またはポリサイド膜)で構成される。

【0012】上記ゲート電極50、51、52の上層には、電源電圧線53、基準電圧線54および一対のCMOSインパータ(INV,,INV,)の相互の入出力端子間を接続する一対の局所配線L,,L: が配置される。電源電圧線53、基準電圧線54および一対の局所配線L,,L,は、同一の工程で形成した同一の金属膜(アルミニウム合金、タングステンなど)で構成される。

【0013】上記電源電圧線53は、接続孔55,55 を通じて負荷用MISFETQp,,Qp,のそれぞれの ソース領域に接続され、基準電圧線54は、接続孔5 6, 56を通じて駆動用MISFETQd1,Qd2のそ れぞれのソース領域に接続される。一方の局所配線し、 の一端は、接続孔57を通じて負荷用MISFETQp , のドレイン領域に接続され、他端は接続孔58を通じ て駆動用MISFETQd,のドレイン領域(転送用M ISFETQt, のソース領域、ドレイン領域の一方) と駆動用MISFETQd,(負荷用MISFETQp,) のゲート電極51とにそれぞれ接続される。また、他方 の局所配線し、の一端は、接続孔59を通じて負荷用M ISFETQp,のドレイン領域と駆動用MISFET Qd,(負荷用MISFETQp,)のゲート電極52とに それぞれ接続され、他端は接続孔60を通じて駆動用M ISFETQd,のドレイン領域(転送用MISFET Qt、のソース領域、ドレイン領域の一方)に接続され る。

【0014】上記電源電圧線53、基準電圧線54および局所配線L.,L.の上層には、第2層目の金属膜(ア 40ルミニウム合金、タングステンなど)で構成された一対の相補性データ線(第1データ線 D. および第2データ線 D.)が配置される。第1データ線 D. は、接続孔 61およびパッド層 62のそれぞれを介して転送用MISFETQt,のソース領域、ドレイン領域の他方に接続され、第2データ線 D.は、接続孔 63およびパッド層 62のそれぞれを介して転送用MISFETQt,のソース領域、ドレイン領域の他方に接続される。なお、パッド層 62は、前記電源電圧線53、基準電圧線54および局所配線L.,L.と同じ第1層目の金属膜で構成され 50

る。

【0015】このように、上記SRAMは、メモリセルを構成する6個のMISFETのそれぞれのゲート電極を半導体基板上に形成した第1層目の多結晶シリコン膜(またはポリサイド膜)で構成し、電源電圧線、基準電圧線および一対の局所配線をこの多結晶シリコン膜(またはポリサイド膜)上に形成した第1層目の金属膜で構成し、一対の相補性データ線をこの金属膜上に形成した第2層目の金属膜で構成している。

[0016]

【発明が解決しようとする課題】本発明者の検討によれば、前述したSRAMは、メモリセルの高集積化を促進する上で限界がある。

【0017】すなわち、前記SRAMのメモリセルは、電源電圧線、基準電圧線および局所配線のそれぞれを同一の導電層(第1層目の金属膜)で構成している。そのため、メモリセルの高集積化を図ろうとすると、その時点での微細加工技術の限界までしかこれらのレイアウト間隔(図37に示す t,, t,, t,)を縮小することができないので、この間隔(t,,t,,t,)によってメモリセルの微細化が規定されてしまうという問題がある。

【0018】また、前記のSRAMは、メモリセルの高 集積化と動作信頼性の確保とを両立させることが困難で ある。

【0019】一般に、SRAMのメモリセルは、その情報を一対のCMOSインパータのそれぞれの出力ノードに蓄積するので、情報を安定に保持し、動作信頼性を確保する観点からは、出力ノードに付加される容量(Cs)を大きくして蓄積電荷量の増大を図ることが不可欠であり、特に、前述したSRAMの場合は、出力ノードに接続される局所配線とその上下の導電層との間に形成される容量が問題となる。

【0020】ところが、前記SRAMの場合、局所配線との間で容量を形成し得る他の導電層は駆動用MISFET(負荷用MISFET)のゲート電極のみであるため、容量の増大を図るためには、局所配線と交差する領域(図38の網掛けパターンで示す領域)のゲート電極(51,52)の面積を大きくしなければならない。しかし、ゲート電極の面積増大は、すなわちメモリセルの面積増大を意味するため、前記SRAMは、メモリセルの微細化と容量の増大とを両立させることができない。 【0021】本発明の目的は、SRAMのメモリセルの高集積化を実現することのできる技術を提供することに

[0022] 本発明の他の目的は、SRAMのメモリセルの高集積化と動作信頼性の確保とを両立させることのできる技術を提供することにある。

[0023] 本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

7

[0.024]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を説明すれば、下記の 通りである。

【0025】請求項1記載のSRAMは、半導体基板の 主面上に形成した第1導電膜で駆動用MISFET、負 荷用MISFETおよび転送用MISFETのそれぞれ のゲート電極を構成し、前記第1導電膜の上層に形成し た第2導電膜で前記負荷用MISFETのソース領域に 接続される電源電圧線を構成し、前記第2導電膜の上層 に形成した第3導電膜で前記駆動用MISFETのソー ス領域に接続される基準電圧線を構成し、前記第3導電 膜の上層に形成した第4導電膜で一対のCMOSインバ ータの相互の入出力端子間を接続する一対の局所配線を 構成し、前記基準電圧線と前記一対の局所配線とを互い に交差するように配置する。

【0026】請求項5記載のSRAMは、半導体基板の 主面上に形成した第1導電膜で駆動用MISFET、負 荷用MISFETおよび転送用MISFETのそれぞれ のゲート電極を構成し、前記第1導電膜の上層に形成し た第2導電膜で前記駆動用MISFETのソース領域に 接続される基準電圧線を構成し、前記第2導電膜の上層 に形成した第3導電膜で前記負荷用MISFETのソー ス領域に接続される電源電圧線を構成し、前記第3導電 膜の上層に形成した第4導電膜で一対のCMOSインバ ータの相互の入出力端子間を接続する一対の局所配線を 構成し、前記電源電圧線と前記一対の局所配線とを互い に交差するように配置する。

【0027】請求項7記載のSRAMは、半導体基板の 主面上に形成した第1導電膜で駆動用MISFET、負 荷用MISFETおよび転送用MISFETのそれぞれ のゲート電極を構成し、前記第1導電膜の上層に形成し た第2導電膜で前記駆動用MISFETのソース領域に 接続される基準電圧線を構成し、前記第2導電膜の上層 に形成した第3導電膜で一対のСМОSインバータの相 互の入出力端子間を接続する一対の局所配線を構成し、 前記第3導電膜の上層に形成した第4導電膜で前記負荷 用MISFETのソース領域に接続される電源電圧線を 構成し、前記基準電圧線と前記一対の局所配線および前 記電源電圧線と前記一対の局所配線のそれぞれを互いに 交差するように配置する。

【0028】請求項8記載のSRAMは、半導体基板の 主面上に形成した第1導電膜で駆動用MISFET、負 荷用MISFETおよび転送用MISFETのそれぞれ のゲート電極を構成し、前記第1導電膜の上層に形成し た第2導電膜で前記負荷用MISFETのソース領域に 接続される電源電圧線を構成し、前記第2導電膜の上層 に形成した第3導電膜で一対のСМОSインバータの相 互の入出力端子間を接続する一対の局所配線を構成し、 前記第3導電膜の上層に形成した第4導電膜で前記駆動 50

用MISFETのソース領域に接続される基準電圧線を 構成し、前記電源電圧線と前記一対の局所配線および前 記基準電圧線と前記一対の局所配線のそれぞれを互いに 交差するように配置する。

【0029】請求項11記載のSRAMは、前記各請求 項記載のSRAMにおいて、前記駆動用MISFETと 前記負荷用MISFETの分離領域の対角線上のフィー ルド絶縁膜を後退させ、前記第1導電膜で構成されたゲ ート電極と前記半導体基板との間にゲート容量を形成す る。

[0030]

【作用】上記した手段によれば、電源電圧線、基準電圧 線、局所配線のそれぞれを異なる導電層に形成すること により、メモリセルの寸法は、主としてゲート電極、素 子形成領域および素子形成領域間の分離幅のみによって 制約され、電源電圧線、基準電圧線、局所配線のそれぞ れの寸法には制約されなくなる。従って、メモリセルの 面積を大幅に縮小することができる。

【0031】また、局所配線を電源電圧線または基準電 圧線もしくはそれらの双方と交差して配置することによ り、これらの交差領域に容量が形成される。本発明で は、前記のように電源電圧線、基準電圧線、局所配線の それぞれの寸法がメモリセルの面積を制約する主な要因 ではないので、メモリセルの面積を縮小してもこの交差 領域の面積を大きくすることができる。すなわち、上記 の容量を大きくして蓄積電荷量の増大を図ることができ るので、メモリセルを微細化した場合でも、情報を安定 に保持し、動作信頼性を確保することができる。

【0032】また、上記した手段によれば、駆動用MI SFETと負荷用MISFETの分離領域の対角線上の フィールド絶縁膜を後退させることにより、メモリセル の面積を大きくすることなくゲート容量を形成すること ができる。これにより、メモリセルを微細化した場合で も、ラッチアップ耐性を劣化させることなく蓄積電荷量 を増大することができるので、情報を安定に保持し、動 作信頼性を確保することができる。

[0033]

【実施例】以下、実施例を用いて本発明を詳述する。な お、実施例を説明するための全図において同一の機能を 有するものは同一の符号を付け、その繰り返しの説明は 40 省略する。

【0034】 (実施例1) 図16は、本発明の一実施例 であるSRAMの全体の概略構成 (チップレイアウト) 図である。

【0035】長方形の半導体チップ(基板)1の主面に は、例えば4メガピット [Mbit] 以上の記憶容量を有す るSRAMが形成されている。このSRAMのメモリセ ル領域は、4個のメモリセルアレイで構成されている。 これらのメモリセルアレイのそれぞれには、後述する6 個のMISFETで構成されたメモリセルがマトリクス

9は、前記転送用 $MISFETQt_1,Qt_2$ のゲート電極7 (ワード線WL) と同じ第1 層目の多結晶シリコン膜(またはポリサイド膜)で構成される。ゲート電極

7.8,9を構成するこの多結晶シリコン膜には、n型の不純物(例えばP)が導入される。

【0040】図1、図2および図6に示すように、メモリセルMCを構成する6個のMISFETのゲート電極7,8,9の上層には、酸化シリコンの絶縁膜26,41を介して電源電圧線10が形成される。この電源電圧10線10は、接続孔11,11を通じて負荷用MISFETQp,,Qp,のそれぞれのソース領域(p型半導体領域12)に接続される。電源電圧線10は、第2層目の多結晶シリコン膜(またはポリサイド膜)で構成される。電源電圧線10は、負荷用MISFETQp,,Qp,のp型半導体領域12,12に接続されるので、この多結晶シリコン膜には、p型の不純物(例えばホウ素

(B)) が導入される。

【0041】図1、図2および図7に示すように、上記電源電圧線10の上層には、酸化シリコンの絶縁膜42を介して基準電圧線13が形成される。この基準電圧線13は、接続孔14、14を通じて駆動用MISFETQd1、Qd1、のそれぞれのソース領域(n型半導体領域15)に接続される。基準電圧線13は、第3層目のポリサイド膜(または多結晶シリコン膜と高融点金属膜との積層膜)で構成される。基準電圧線13は、駆動用MISFETQd1、Qd1、のn型半導体領域15、15に接続されるので、この多結晶シリコン膜には、n型の不純物(例えばP)が導入される。

【0042】図1、図2および図8に示すように、上記30 基準電圧線13の上層には、酸化シリコンの絶縁膜43 を介して局所配線L,,L, が形成される。これらの局所配線L,,L, とその下層の基準電圧線13とは、メモリセルMCの上で互いに交差するように配置される。

【0043】上記局所配線L,の一端は、接続孔16を通じて負荷用MISFETQp,のドレイン領域(p型半導体領域12)および駆動用MISFETQd.(負荷用MISFETQp.)のゲート電極9にそれぞれ接続され、他端は接続孔17を通じて駆動用MISFETQd,のドレイン領域(n型半導体領域15)に接続され

る。また、局所配線L、の一端は、接続孔18を通じて 負荷用MISFETQp、のドレイン領域(p型半導体 領域12)に接続され、他端は接続孔19を通じて駆動 用MISFETQd、のドレイン領域(n型半導体領域 15)および駆動用MISFETQd(負荷用MISF ETQp」のゲート電極8にそれぞれ接続される。局所 配線L、L、は第1層目の金属膜(アルミニウム合金 るいはタングステンなどの高融点金属)で構成される。 【0044】図1および図2に示すように、上記局所配 線L、L、の上層には、スピンオングラス膜と酸化シリ

50 コン膜との積層膜で構成された層間絶縁膜44を介して

状に多数配置されている。メモリセルアレイへのアドレス入力は、入力パッファ、X系デコーダ、ワードドライバなどの周辺回路を通じて行われる。また、メモリセルアレイからのデータ出力は、Yデコーダ、センスアンプ、出力パッファなどの周辺回路を通じて行われる。これらの周辺回路は、CMOS回路あるいはMISFETとバイボーラトランジスタとを組み合わせた回路(バイボーラーCMOS回路)で構成され、メモリセルアレイの周囲に配置される。

【0036】次に、本実施例のSRAMのメモリセルの 構造を具体的に説明する。図1はメモリセルMCを構成 する導電層のレイアウトを示す平面図、図2は図1のII ーII線における半導体チップ(基板)1の断面図、図3 はメモリセルMCの等価回路図、図4~図8は、図1に 示す導電層のレイアウトを階層毎に分けて示す平面図で ある。

【0037】図1および図3に示すように、SRAMのメモリセルMCは、6個のMISFET、すなわち転送用MISFETQt,,Qt,、駆動用MISFETQd,,Qd,および負荷用MISFETQd,および負荷用MISFETQd,および負荷用MISFETQd,および負荷用MISFETQp,はCMOSインパータ(INV,)を構成し、駆動用MISFETQd,および負荷用MISFETQp,はCMOSインパータ(INV,)を構成する。そして、この一対のCMOSインバータ(INV,,INV,)でフリップフロップ回路が構成される。このフリップフロップ回路の一端は電源電圧(Vcc)に接続され、他端は基準電圧(V;)に接続される。電源電圧

( V <sub>cc</sub> ) は、例えば 5 V であり、基準電圧 ( V , , ) は、 例えば 0 V ( G N D 電位) である。

【0038】図1、図2および図4に示すように、上記6個のMISFETは、p型シリコン単結晶からなる半導体基板1のフィールド絶縁膜2で囲まれた活性領域(図4の網掛けパターンで示す領域)に形成される。駆動用MISFETQは、Qd、および転送用MISFETQは、Qt、はnチャネル型で構成され、p型ウエル3の活性領域に形成される。負荷用MISFETQp、Qp、はpチャネル型で構成され、n型ウエル4の活性領域に形成される。

【0039】図1、図2および図5に示すように、転送用MISFETQt.,Qt.は、ワード線WLと一体に構成された共通のゲート電極7を有している。このゲート電極7(ワード線WL)は、第1層目の多結晶シリコン膜(またはポリサイド膜)で構成される。前記フリップ回路の一方のCMOSインバータ(INV.)を構成する駆動用MISFETQd.および負荷用MISFETQp.は、共通のゲート電極8を有し、他方のCMOSインバータ(INV.)を構成する駆動用MISFETQd.および負荷用MISFETQp.は、共通のゲート電極9を有している。これらのゲート電極8、

12

一対の相補性データ線(第1データ線D, および第2デ ータ線 D<sub>1</sub>)が形成される。第1 データ線 D<sub>1</sub> は、接続孔 20を通じて転送用MISFETQt, のソース領域、 ドレイン領域の一方 (n型半導体領域15) の上に形成 されたパッド層23に接続され、第2データ線D,は、 接続孔21を通じて転送用MISFETQtiのソース 領域、ドレイン領域の一方(n型半導体領域15)の上 に形成されたパッド層23に接続される。パッド層2 3,23は、前記基準電圧線13と同じ第3層目のポリ サイド膜(または多結晶シリコン膜と高融点金属膜との 積層膜)で構成される。また、相補性データ線(第1デ ータ線D、および第2データ線D:)は、第2層目の金属 膜(アルミニウム合金あるいはタングステンなど)で構

【0045】本実施例のメモリセルMCの導電層を構成 する前記ゲート電極7,8,9、電源電圧線10、基準 電圧線13、局所配線し、し、および相補性データ線 (第1データ線D, および第2データ線D,)の階層構造 を図9に示す。また、このメモリセルMC4個分の導電 層のレイアウトを図10に示す。

【0046】このように、本実施例のSRAMのメモリ セルMCは、従来技術が同一の導電層に形成していた電 源電圧線10、基準電圧線13、局所配線L」,L,のそ れぞれを異なる導電層に形成する。これにより、これら のレイアウト間隔によってメモリセルMCの微細化が制 約されなくなるので、メモリセルMCの面積を大幅に縮 小することができる。すなわち、本実施例によれば、図 7、図8に示したように、従来技術で必要とされていた 間隔(前記図30に示すt<sub>1</sub>,t<sub>2</sub>)による制約が無くなる ので、それに相当する分、メモリセルMCの面積を縮小 することができる。また、図6、図10に示したよう に、従来技術で必要とされていた間隔(前記図30に示 す t」)による制約が無くなるので、それに相当する分、 メモリセルMCの面積を縮小することができる。具体的 には、図10に示すように、隣接するメモリセルMCの 間隔(t<sub>4</sub>)を従来技術に比べて縮小することができる。 【0047】また、本実施例のメモリセルMCは、情報 が蓄積されるCMOSインパータ (INV,,INV,)の 出力ノードに接続される局所配線 し、し、とその下層の 基準電圧線13とを互いに交差するように配置する。こ れにより、この局所配線し、し、とその下層の導電層 (本実施例では基準電圧線13) とが重なる領域(図1 1の網掛けパターンで示す領域) に形成される容量 (C s)を大きくして蓄積電荷量の増大を図ることができる ので、メモリセルMCを微細化した場合でも、情報を安

【0048】なお、本実施例のメモリセルMCは、上記 の構成に限定されない。例えば周辺回路の一部をバイポ ーラーCMOS回路で構成する場合には、図12に示す ように、半導体基板1のp型ウエル3の下部にp′型埋 50

定に保持し、動作信頼性を確保することができる。

込み層5を形成し、n型ウエル4の下部にn<sup>1</sup>型埋込み 層 6 を形成してもよい。この場合、周辺回路には一例と して図13に示すnpn型パイポーラトランジスタQb が形成される。

【0049】同図において、30はコレクタ取出し領域 を構成するn'型半導体領域、31はベース領域を構成 する p 型半導体領域、32はエミッタ領域を構成する n'型半導体領域である。このn'型半導体領域32に は接続孔33を通じてエミッタ引出し電極34が接続さ 10 れる。このエミッタ引出し電極34は、前記メモリセル MCの基準電圧線13と同じ第3層目のポリサイド膜 (または多結晶シリコン膜と高融点金属膜との積層膜) で構成される。また、コレクタ取出し領域30、ペース 領域31、エミッタ引出し電極34のそれぞれには、接 続孔35,36,37を通じて配線38,39,40が 接続される。これらの配線38,39,40は、前記メ モリセルMCの相補性データ線(第1データ線D, およ び第2データ線D1)と同じ第2層目の金属膜で構成され

【0050】また、周辺回路の一部をバイポーラーCM OS回路で構成する場合には、図14に示すように、p 型ウエル3とn型ウエル4との境界部のフィールド絶縁 膜2に半導体基板1に達する素子分離用のU溝24を形 成してもよい。このU溝24の内部には酸化シリコンな どの絶縁膜が埋め込まれる。この場合は、U溝24によ ってウエルおよび埋込み層の分離が確実に行われるの で、p型ウエル3の下部にp 型埋込み層5を形成する 必要はない。すなわち、p型ウエル3の下部にはn型ウ エル4の下部と同じn'型埋込み層6を形成すればよい 30 ので、p'型埋込み層5を形成する工程が不要となり、 SRAMの製造工程を短縮することができる。

【0051】また、図15に示すように、n'型埋込み 層6と半導体基板1との間に酸化シリコンなどの絶縁層 25を設けた、いわゆるSOI(Silicon On Insulator) 基板上に本実施例のSRAMを形成してもよい。この場 合は、基板容量を低減することができるので、SRAM の動作速度を向上させることができる。また、CMOS 回路のラッチアップ耐性を向上させ、メモリセルMCの α線ソフトエラー耐性を向上させることができる。

【0052】 (実施例2) 図17は本実施例のメモリセ ルMCを構成する導電層のレイアウトを示す平面図、図 18は図17のXVIII - XVIII 線における半導体チ ップ(基板)1の断面図、図19は導電層の階層構造を 示す図である。

【0053】前記実施例1のメモリセルMCは、電源電 圧線10の上層に基準電圧線13を形成し、さらにその 上層に局所配線 L<sub>1</sub>, L<sub>2</sub> を形成したが、本実施例のメモ リセルMCは、基準電圧線13の上層に電源電圧線10 を形成し、さらにその上層に局所配線し,,し,を形成す

【0054】すなわち、本実施例のメモリセルMCは、 図17~19に示すように、メモリセルMCを構成する 6個のMISFETのゲート電極7, 8, 9の上層に第 2 層目の多結晶シリコン膜 (またはポリサイド膜) で基 準電圧線13を形成し、この基準電圧線13の上層に第 3層目のポリサイド膜(または多結晶シリコン膜と高融 点金属膜との積層膜)で電源電圧線10を形成し、この 電源電圧線10の上層に第1層目の金属膜で局所配線し 1, L. を形成する。そして、この一対の局所配線 L., L , とその下層の電源電圧線10とをメモリセルMCの上 10 で互いに交差するように配置する。

13

【0055】上記のように構成された本実施例によれ ば、基準電圧線13、電源電圧線10、局所配線し、L , のそれぞれを異なる導電層に形成するので、これらの レイアウト間隔によってメモリセルMCの微細化が制約 されなくなり、メモリセルMCの面積を大幅に縮小する ことができる。

【0056】また、本実施例によれば、局所配線 L1, L とその下層の電源電圧線10とを互いに交差するよう に配置するので、両者が重なる領域(図20の網掛けパ ターンで示す領域) に形成される容量 (Cs) を大きく して蓄積電荷量の増大を図ることができ、メモリセルM Cを微細化した場合でも、情報を安定に保持し、動作信 頼性を確保することができる。

【0057】 (実施例3) 図21は本実施例のメモリセ ルMCを構成する導電層のレイアウトを示す平面図、図 22は図21のXXII-XXII線における半導体チップ (基板) 1の断面図、図23は導電層の階層構造を示す 図である。

【0058】図21~図23に示すように、本実施例の メモリセルMCは、メモリセルMCを構成する6個のM ISFETのゲート電極7,8,9の上層に第2層目の 多結晶シリコン膜(またはポリサイド膜)で電源電圧線 10を形成し、この電源電圧線10の上層に第3層目の ポリサイド膜(または多結晶シリコン膜と高融点金属膜 との積層膜)で局所配線し,,し、を形成し、この局所配 線L1,L2 の上層に第1層目の金属膜で基準電圧線13 を形成する。また、このとき電源電圧線10と局所配線  $L_1,L_2$  および基準電圧線 13 と局所配線  $L_1,L_2$  のそ れぞれをメモリセルMCの上で互いに交差するように配 40 置する。

【0059】上記のように構成された本実施例によれ ば、電源電圧線10、局所配線L,,L,、基準電圧線1 3のそれぞれを異なる導電層に形成するので、これらの レイアウト間隔によってメモリセルMCの微細化が制約 されなくなり、メモリセルMCの面積を大幅に縮小する ことができる。

【0060】また、本実施例によれば、局所配線 L<sub>1</sub>, L . とその下層の電源電圧線10との間に容量(Cs)を 形成すると共に、局所配線  $L_{+}$ ,  $L_{+}$  とその上層の基準電 50 ルMCを構成する導電層のレイアウトを示す平面図、図

圧線13との間にも容量(Cs)を形成するので、メモ リセルMCの蓄積電荷鼠を大幅に増大させることがで き、メモリセルMCを微細化した場合でも、情報を安定 に保持し、動作信頼性を確保することができる。

14

【0061】なお、電源電圧線10と基準電圧線13と を上記とは逆の配置にした場合でも本実施例と同様の効 果を得ることができる。すなわち、ゲート電極7、8、 9の上層に第2層目の多結晶シリコン膜(またはポリサ イド膜)で基準電圧線13を形成し、この基準電圧線1 3の上層に第3層目のポリサイド膜(または多結晶シリ コン膜と高融点金属膜との積層膜)で局所配線し,,し, を形成し、この局所配線 L1, L2 の上層に第1層目の金 属膜で電源電圧線10を形成し、電源電圧線10と局所 配線し、し、および基準電圧線13と局所配線し、し、 のそれぞれをメモリセルMCの上で互いに交差するよう に配置してもよい。

【0062】 (実施例4) 図24は本実施例のメモリセ ルMCを構成する導電層のレイアウトを示す平面図、図 25は図24のXXV-XXV線における半導体チップ (基板) 1の断面図である。

【0063】本実施例のメモリセルMCは、前記実施例 1と同様、ゲート電極7,8,9の上層に電源電圧線1 0を形成し、電源電圧線10の上層に基準電圧線13を 形成し、さらに基準電圧線13の上層にこの基準電圧線 13と交差して局所配線L:,L, を形成する。このと き、本実施例では、基準電圧線13上の酸化シリコンで 構成された絶縁膜43に接続孔46を形成し、この絶縁 膜43の上に窒化シリコン膜(または窒化シリコン膜と 酸化シリコン膜との積層膜)45を薄く堆積する。この ようにすると、接続孔46の内部では基準電圧線13の 上に窒化シリコン膜 4 5 を介して局所配線 L1, L2 が形 成されることになる。

【0064】上記のように構成された本実施例によれ ば、基準電圧線13と局所配線L<sub>1</sub>,L<sub>2</sub>との間の絶縁膜 を酸化シリコン膜よりも誘電率の高い材料である窒化シ リコン膜45で構成することにより、基準電圧線13と 局所配線L1,L2 との間に形成される容量 (Cs) を前 記実施例1のメモリセルMCに比べて大きくすることが できる。従って、メモリセルMCの蓄積電荷量を大幅に 増大させることができ、メモリセルMCを微細化した場 合でも、情報を安定に保持し、動作信頼性を確保するこ とができる。

【0065】なお、前記実施例2のように、局所配線L 1, L, と電源電圧線10との間に容量(Cs)を形成す る場合には、電源電圧線10上の酸化シリコンで構成さ れた絶縁膜43に接続孔46を形成し、この絶縁膜43 の上に窒化シリコン膜45を薄く堆積することにより、 本実施例と同様の効果を得ることができる。

【0066】 (実施例5) 図26は本実施例のメモリセ

27は図26のXXVII-XXVII線における半導体チップ(基板)1の断面図、図28、図29は、図26に示す導電層のレイアウトを階層毎に分けて示す平面図である。なお、第1導電膜よりも上層の構成は、前記実施例1~実施例4で説明した構成と同一であるため、その図示は省略する。

【0067】図26~図29に示すように、本実施例のメモリセルMCは、駆動用MISFETQdi,Qd:と負荷用MISFETQpi,Qp:の分離領域の対角線上のフィールド絶縁膜2を後退させ、ゲート電極8とp型ウエル3との間にゲート容量Cg:を形成し、ゲート電極9とn型ウエル4との間にゲート容量Cg:を形成する。

【0068】前記実施例1~実施例4のメモリセルMCは、nチャネル型の駆動用MISFETQd,,Qd,をp型ウエル3の主面に形成し、pチャネル型の負荷用MISFETQp,Qp,をn型ウエル4の主面に形成する。このとき、駆動用MISFETQd,,Qd,のn型半導体領域15と負荷用MISFETQp,,Qp,のp型半導体領域12とは、ラッチアップを防止するために、図30に示すようにフィールド絶縁膜2からなる分離領域によって所定の距離(L')だけ電気的に遮断される。

【0069】しかしながら、前記のように構成された本実施例の場合は、対角線上のフィールド絶縁膜2を後退させても、図31に示すように、ゲート電極9によってp型半導体領域120位置を規制できるので、n型半導体領域15とp型半導体領域12との距離(L)を実施例1~実施例4の場合と同じ(L=L')にすることができる。すなわち、本実施例によれば、メモリセルMCの面積を大きくすることなくゲート容量Cg、を形成することができる。これは、ゲート電極8とp型ウエル3との間に形成されるゲート容量Cg、の場合も同様である。

【0070】このように、本実施例によれば、メモリセルMCを微細化した場合でも、ラッチアップ耐性を劣化させることなく蓄積電荷量を増大することができるので、情報を安定に保持し、動作信頼性を確保することができる。

【0071】また、図32に示すように、駆動用MISFETQd1,Qd1と負荷用MISFETQp1,Qp1の分離領域のフィールド絶縁膜2にU溝24を設けることにより、ラッチアップの発生をほぼ完全に防止することができるので、メモリセルMCの微細化を一層促進することができる。

【0072】以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【0073】例えば前記実施例1のように、基準電圧線

13と局所配線 L<sub>1</sub>, L<sub>2</sub> との間で容量 (Cs) を形成す る場合には、図33に示すように、電源電圧線10の面 積を縮小してメモリセルMCの端部に配置してもよい。 【0074】また、図34に示すように、第2層目の多 結晶シリコン膜 (またはポリサイド膜) で基準電圧線1 3を形成し、第3層目のポリサイド膜(または多結晶シ リコン膜と高融点金属膜との積層膜)で局所配線 L<sub>1</sub>, L , を形成し、この局所配線 L<sub>1</sub>, L<sub>1</sub> の上層の第1層目の 金属膜で電源電圧線10を形成し、基準電圧線13と局 所配線L1,L1 との間で容量(Cs)を形成する場合に も、電源電圧線10の面積を縮小してメモリセルMCの 端部に配置してもよい。なお、図34において、47は 電源電圧線10と同じ第1層目の金属膜で形成された中 間導電層である。この中間導電層47は、接続孔48を 通じて相補性データ線 (第1データ線D, および第2デ ータ線 D1)と接続される。

【0075】また、図35に示すように、接続孔16~21の形成領域を除くメモリセルMCのほぼ全面を基準電圧線13で覆うようにしてもよい。このようにすると、基準電圧線13の抵抗値を低減することができるので、SRAMの高速化を図ることができる。

[0076]

20

【発明の効果】本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、 以下の通りである。

【0077】(1).本発明によれば、電源電圧線、基準電圧線、局所配線のそれぞれを異なる導電層に形成することにより、メモリセルの寸法が電源電圧線、基準電圧線、局所配線のそれぞれの寸法によって制約されなくなるので、SRAMのメモリセルの面積を大幅に縮小することができる。

【0078】(2).本発明によれば、メモリセルの面積を縮小しても、局所配線と電源電圧線(または局所配線と基準電圧線)との交差領域の面積を大きくすることができるので、これらの交差領域に形成される容量を大きくして蓄積電荷量の増大を図ることができ、メモリセルを微細化した場合でも、情報を安定に保持し、動作信頼性を確保することができる。

【0079】(3).本発明によれば、メモリセルの面積を 40 大きくすることなくゲート容量を形成することができる ので、メモリセルを微細化した場合でも、ラッチアップ 耐性を劣化させることなく蓄積電荷量を増大することが できる。

【図面の簡単な説明】

【図1】本発明の一実施例であるSRAMのメモリセル を構成する導電層のレイアウトを示す平面図である。

【図2】図1のIIーII線における半導体チップ(基板)の断面図である。

【図3】本発明の一実施例であるSRAMのメモリセルの等価回路図である。

【図4】図1に示す導電層のレイアウトを階層毎に分けて示す平面図である。

【図5】図1に示す導電層のレイアウトを階層毎に分けて示す平面図である。

【図6】図1に示す導電層のレイアウトを階層毎に分けて示す平面図である。

【図7】図1に示す導電層のレイアウトを階層毎に分けて示す平面図である。

【図8】図1に示す導電層のレイアウトを階層毎に分けて示す平面図である。

【図9】本発明の一実施例であるSRAMのメモリセル を構成する導電層の階層構造を示す図である。

【図10】本発明の一実施例であるSRAMのメモリセル4個分の導電層のレイアウトを示す平面図である。

【図11】本発明の一実施例であるSRAMのメモリセルを構成する導電層のレイアウトを示す平面図である。

【図12】本発明の他の実施例であるSRAMのメモリセルを示す半導体チップ(基板)の断面図である。

【図13】本発明の他の実施例であるSRAMの周辺回路の一部を示す半導体チップ(基板)の断面図である。

【図14】本発明の他の実施例であるSRAMのメモリセルを示す半導体チップ(基板)の断面図である。

【図15】本発明の他の実施例であるSRAMのメモリセルを示す半導体チップ(基板)の断面図である。

【図16】本発明の一実施例であるSRAMの全体の概略構成 (チップレイアウト) 図である。

【図17】本発明の他の実施例であるSRAMのメモリセルを構成する導電層のレイアウトを示す平面図である。

【図18】図17のXVIII - XVIII 線における半導 30 体チップ (基板) の断面図である。

【図19】本発明の他の実施例であるSRAMのメモリセルを構成する導電層の階層構造を示す図である。

【図20】本発明の他の実施例であるSRAMのメモリセルを構成する導電層のレイアウトを示す平面図である。

【図21】本発明の他の実施例であるSRAMのメモリセルを構成する導電層のレイアウトを示す平面図である。

【図22】図21のXXII-XXII線における半導体チップ(基板)の断面図である。

【図23】本発明の他の実施例であるSRAMのメモリセルを構成する導電層の階層構造を示す図である。

【図24】本発明の他の実施例であるSRAMのメモリセルを構成する導電層のレイアウトを示す平面図である。

【図25】図24のXXV-XXV線における半導体チップ(基板)の断面図である。

【図26】本発明の他の実施例であるSRAMのメモリセルを構成する導電層のレイアウトを示す平面図であ

る。

【図27】図26のXXVII-XXVII線における半導体チップ(基板)の断面図である。

【図28】図26に示す導電層のレイアウトを階層毎に分けて示す平面図である。

【図29】図26に示す導電層のレイアウトを階層毎に 分けて示す平面図である。

【図30】駆動用MISFETと負荷用MISFETの 分離領域を示す半導体チップ(基板)の断面図である。

10 【図31】駆動用MISFETと負荷用MISFETの 分離領域を示す半導体チップ(基板)の断面図である。

【図32】本発明の他の実施例であるSRAMのメモリセルを示す半導体チップ(基板)の平面図である。

【図33】本発明の他の実施例であるSRAMのメモリセルを構成する導電層のレイアウトを示す平面図である

【図34】本発明の他の実施例であるSRAMのメモリセルを構成する導電層のレイアウトを示す平面図である。

20 【図35】本発明の他の実施例であるSRAMのメモリ セルを構成する導電層のレイアウトを示す平面図であ ス

【図36】従来のSRAMのメモリセルの等価回路図である。

【図37】従来のSRAMのメモリセルを構成する導電 層のレイアウトを示す平面図である。

【図38】従来のSRAMのメモリセルを構成する導電 層のレイアウトを示す平面図である。

【符号の説明】

- 0 1 半導体基板 (チップ)
  - 2 フィールド絶縁膜
  - 3 p型ウエル
  - 4 n型ウエル
  - 5 p 型埋込み層
  - 6 n'型埋込み層
  - 7 ゲート電極
  - 8 ゲート電極
  - 9 ゲート電極
  - 10 電源電圧線
- 11 接続孔
  - 12 p型半導体領域
  - 13 基準電圧線
  - 14 接続孔
  - 15 n型半導体領域
  - 16 接続孔
  - 17 接続孔
  - 18 接続孔
  - 19 接続孔
  - 20 接続孔
- 50 21 接続孔

		19
2	3	パッド層
2	4	U溝
2	5	絶緑層
2	6	絶緑膜
3	0	n 型半導体領域(コレクタ領域)
3	1	p'型半導体領域(ベース領域)
3	2	n'型半導体領域(エミッタ領域)
3	3	接続孔
3	4	エミッタ引出し電極
3	5	接統孔
3	6	接続孔
3	7	接続孔

3 4 エミッタ引出し電極 3 5 接続孔 3 6 接続孔 3 7 接続孔 3 8 配線 3 9 配線 4 0 配線 4 1 絶縁膜 4 2 絶縁膜

52 ゲート電極 53 電源電圧線 5 4 基準電圧線 接続孔 5 5 5 6 接続孔 接続孔 5 7 接続孔 5 8 5 9 接続孔 6 0 接続孔 10 6 1 接続孔 62 パッド層 63 接続孔 D, 第1データ線

 D:
 第2データ線

 L,
 局所配線

 L.
 局所配線

 MC
 メモリセル

 Qd,
 駆動用MISFET

 Qd,
 駆動用MISFET

 20
 Qp,
 負荷用MISFET

 Qp,
 負荷用MISFET


Q t, 転送用M I S F E T Q t, 転送用M I S F E T

Qb npn型パイポーラトランジスタ

WL ワード線


【図1】

7.8.9: ゲート電柜 10: 電源電圧線 13: 基準電圧線 L<sub>1</sub>.L<sub>2</sub>: 局所配線 【図3】




【図2】


図 2





【図4】


【図5】











[図13]

図 13

[図23]

図 23


データ線

基準電圧線 一Cs 局所配線 一Cs

電源電圧線


ゲート電極

半導体基板




【図14】

図 14



[図27]

図 27




【図15】

図 15

【図36】

図 36





【図16】


図 16

[図30]

図 30









[図18]


図 18



【図22】


図 22






【図25】

図 25








図 35)
図 35

図 15

14

17

17

19

14

17

19

10

【図37】

【図38】

